亚洲一区在线免费观看_久久久综合网_久草.com_一本一道久久a久久精品蜜桃_亚洲欧美成人在线_999热精品视频

　

　

公益培訓(xùn)

　　培訓(xùn)班新動態(tài) 　

1. 數(shù)字信號處理基本概念
   1.1 信號的表示與數(shù)字化
   1.2 數(shù)的表示
   1.3 采樣原理
   1.4 傅里葉變換
   1.5 濾波器
   【AD接口專題：AD與FPGA接口】
2. 數(shù)字信號處理解決方案及設(shè)計流程
   2.1 傳統(tǒng)的DSP處理器解決方案
   2.2 基于FPGA的解決方案
   2.3 基于FPGA+DSP解決方案
   【DSP接口專題：TI DSP與FPGA接口】
   【高速互聯(lián)專題：FPGA中的SERDES】
3. 常用數(shù)字信號處理模塊的FPGA實現(xiàn)
   3.1 加減乘除的FPGA實現(xiàn)
   3.2 DDS的FPGA實現(xiàn)
   3.3 FFT的FPGA實現(xiàn)
   3.4 Cordic的FPGA實現(xiàn)
   3.5 濾波器的FPGA實現(xiàn)

【實驗】
1. Matlab與Simulink工具箱使用實踐
   1.1 Matlab基礎(chǔ)
   1.2 M文件：腳本與函數(shù)
   1.3 Simulink基礎(chǔ)
   1.4 Simulink建模
2. [Altera]中典型數(shù)字信號處理IP使用實踐
   2.1 濾波器IP核：FIR
   2.2 變換IP核：FFT
   2.3 調(diào)制IP核：DDS
   2.4 編碼IP核：CORDIC，8b/10b

在第二階段，重點介紹[Altera DSP Builder]的相關(guān)內(nèi)容，包括設(shè)計流程、常用IP模塊介紹及使用方法，在Simulink中搭建層次化的算法結(jié)構(gòu)。講解利用ModelSim進行協(xié)同仿真的方法，利用[SignalTap] 進行軟硬件協(xié)調(diào)測試手段。

1. [Altera]的DSP解決方案及設(shè)計流程
2. [Altera]FPGA的DSP資源
3. [DSP Builder]常用IP核
4. [DSP Builder]仿真
5. [DSP Builder]的軟硬件協(xié)調(diào)測試
   【通信中的數(shù)字信號處理專題】
   【多媒體信號處理專題】

【實驗】
1. [DSP Builder]工具箱使用方法
   1.1 構(gòu)建第一個[DSP Builder]系統(tǒng)
   1.2 層次化設(shè)計及系統(tǒng)構(gòu)建方法
   1.3 常用IP模塊及設(shè)計要點
2. 仿真及調(diào)試實踐
   2.1 DDS信號源設(shè)計與Modelsim仿真
   2.2 [SignalTap]調(diào)試實踐
   2.3 [DSP Builder 與Quartus II]的接口
   【DSP專題】開發(fā)流程、工具鏈、操作實踐